(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2002-156392 (P2002-156392A)

(43)公開日 平成14年5月31日(2002.5.31)

(51) Int.Cl.7		識別記号	FΙ		Ť	~7]-}*(多考)
G01R	19/165		G01R	19/165	M	2G016
	31/36			31/36	Α	2G035
H01M	10/48		H01M	10/48	P	5 H O 3 O

審査請求 未請求 請求項の数9 OL (全 9 頁)

		1	
(21)出願番号	特顧2000-353179(P2000-353179)	(71)出題人	000004260
			株式会社デンソー
(22)出願日	平成12年11月20日(2000.11.20)	1	愛知県刈谷市昭和町1丁目1番地
		(72)発明者	小林 徹也
			爱知県刈谷市昭和町1丁目1番地 株式会
•			社デンソー内
		(72)発明者	藤田 浩
			爱知果刈谷市昭和町1丁目1番地 株式会
			社デンソー内
-	· -	(74)代理人	100081776
			弁理士 大川 宏
	•	I	


最終頁に続く

(54) 【発明の名称】 組電池の電圧検出装置

(57) 【要約】

【課題】回路構成の複雑化を抑止しつつ、計測誤差が小さいフライングキャパシタ式の組電池の電圧検出装置を 提供すること。

【解決手段】組電池1の電池ブロック11、12ごとに、単電池電圧をアナログスイッチ21~29を用いてコンデンサ31~34に並列に読み込む。コンデンサ31~34の蓄電電圧はアナログスイッチ41~45を通じて時間順次にA/D変換される。これにより、大抵抗値の電流制限抵抗を単電池111~114、121~124とアナログスイッチ21~29の間に配置して回路安全性を確保しつつ、フライングキャバシタ方式により簡素な回路構成で計測誤差を抑止しつつ各単電池電圧を計測することができる。



【特許請求の範囲】

【請求項1】直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、

前記電池ブロックの単電池数に等しい数のコンデンサを 直列接続してなる直列コンデンサ回路と、

各前記コンデンサを第1の前記電池ブロックの各前記単電池個々により個別に充電可能に前記第1の電池ブロックの前記各単電池のターミナルと前記各コンデンサの端子とを個別に接続するとともに、前記第1の電池ブロックに対して低電位側に隣接する第2の前記電池ブロックの各前記単電池のターミナルを前記第1の電池ブロックのターミナルと電位的に逆の順序で前記各コンデンサの端子に個別に接続する入力アナログスイッチ群と、

前記各コンデンサの端子を別々に電圧検出回路の入力端子に接続する出力アナログスイッチ群と、

を備えることを特徴とする組電池の電圧検出装置。

【請求項2】請求項1記載の組電池の電圧検出装置において、

前記電圧検出回路は、前記出力アナログスイッチ群を通じて入力される入力電圧をA/D変換してA/D変換値を求め、A/D変換値が単電池電圧の負値に相当する場合に、前記A/D変換値を前記単電池電圧の正値に相当する値に変換する演算を行うことを特徴とする組電池の電圧検出装置。

【請求項3】請求項1記載の組電池の電圧検出装置において、

隣接する一対の前記コンデンサの接続点は前記出力アナログスイッチ群のアナログスイッチを通じて基準電位を 印加され、

前記電圧検出回路は、前記一対のコンデンサの前記接続 点と異なる端子の電位を、前記基準電位を基準として計 測することを特徴とする組電池の電圧検出装置。

【請求項4】請求項3記載の組電池の電圧検出装置において、

前記電圧検出回路は、前記一対のコンデンサの前記接続点と異なる端子の電位、並びに、前記基準電位をそれぞれA/D変換し、前記端子の電位のA/D変換値から前記基準電位のA/D変換値を減算して前記単電池の電圧を計測することを特徴とする組電池の電圧検出装置。

【請求項5】直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池プロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、

コンデンサと、

前記コンデンサに複数の前記単電池電圧を時間順次に印加する入力アナログスイッチ群と、

前記各コンデンサの端子を電圧検出回路の入力端子に接続する出力アナログスイッチと、

を備え、

前記電圧検出回路は、

前記コンデンサ電圧の絶対値を検出することを特徴とする組電池の電圧検出装置。

【請求項6】直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池プロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、

前記電池ブロックの単電池電圧を蓄電する所定個数のコンデンサと、

各前記単電池の電圧を前記コンデンサに入力する入力ア ナログスイッチ群と、

前記コンデンサの蓄電電圧を電圧検出回路の入力端子に 出力する出力アナログスイッチと、

前記組電池の電流を検出する電流検出回路と、

を備え、

前記電流検出回路は、前記入力アナログスイッチの実質 的ターンオフ時点に前記電流のサンプリングを行うこと を特徴とする組電池の電圧検出装置。

【請求項7】直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、

前記電池プロックの単電池電圧を蓄電する所定個数のコンデンサと、

各前記単電池の電圧を前記コンデンサに入力する入力ア ナログスイッチ群と、

前記コンデンサの蓄電電圧を電圧検出回路の入力端子に 出力する出力アナログスイッチと、

前記組電池の電流を検出する電流検出回路と、を備え、

前記入力アナログスイッチ群は、互いに異なる複数の入 カタイミングで前記各単電池の電圧を前記コンデンサに 入力し、

前記電流検出回路は、前記入力アナログスイッチと同期 して時間順次に前記電流のサンプリングを行うことを特 徴とする組電池の電圧検出装置。

【請求項8】請求項1乃至7のいずれか記載の組電池の 電圧検出装置において、

前記単電池は、電流制限抵抗を通じて前記入力アナログスイッチ群に接続されることを特徴とする組電池の電圧 検出装置。

【請求項9】請求項8記載の組電池の電圧検出装置において、

前記入力アナログスイッチ群は、前記電池ブロックごとに並列に前記各コンデンサに単電池電圧を読み込み、

前記出力アナログスイッチ群は、前記各コンデンサの電 位を時間順次に前記電圧検出回路に読み出すことを特徴 とする組電池の電圧検出装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フライングキャパシタ式電池電圧検出装置に関する。

[0002]

【従来の技術】たとえばハイブリッド自動車や電気自動車、燃料電池車などでは、配線抵抗損失の低減やスイッチング素子の小型化などのために、二次電池や燃料電池からなる単電池を多数直列接続して数100Vといった高圧の組電池として構成するのが一般的である。

【0003】この高圧の組電池では、各単電池(本明細書では所定個数の単電池を直列接続してなる電池モジュールも単電池とみなすものとする)の容量計算や保護管理のために、各単電池の電圧を検出する電圧検出装置が設けられる。ただし、本明細書でいう「単電池」は互いに直列接続された複数の電池セルにより構成されることができる。

【0004】特開平11-248755号公報は、上記 組電池の電圧検出装置の一例としていわゆるフライング キャパシタ及びマルチプレクサ回路を用いる組電池の電 圧検出装置(以下、フライングキャパシタ式電池電圧検 出装置ともいう)を提案している。

【0005】このフライングキャパシタ式電池電圧検出装置では、各単電池の電圧は一対のマルチプレクサを通じて順次フライングキャパシタに印加された後、両マルチプレクサを遮断状態として単電池電圧をサンプルホールドし、その後、フライングキャパシタの両端をそれぞれコンデンサ電位出力用のアナログスイッチを通じて電圧検出回路に導通させて、フライングキャパシタの電位差すなわち蓄電電圧が電圧検出回路により検出される。 【0006】

【発明が解決しようとする課題】しかしながら、上記した従来のフライングキャパシタ式電池電圧検出装置では、マルチプレクサのアナログスイッチが短絡不良や絶縁不良(地絡不良)したりして組電池から大電流が流れるのを抑制するために、各アナログスイッチと直列に大きな抵抗値をもつ電流制限抵抗を接続することが実用上、好ましい。

【0007】しかし、この電流制限抵抗の介設は、コンデンサすなわちフライングキャバシタの端子電圧が単電池電圧に達するまでの時間が長時間化するため、全単電池電圧の計測に必要な時間が増加するという問題があった。しかし、単電池電圧計測時間の増大は、この計測時間中における組電池の動作状態、特に電流、電圧、温度、SOCの変動を招き、計測した単電池電圧や電流などに基づいて計算した組電池の特性に大きな誤差が生じてしまう。

【0008】この問題は、コンデンサを複数設け、マルチプレクサ数を増加し、各マルチプレクサのの入力数を減らすことにより解決できるが、回路構成が複雑化するという問題があった。

【0009】本発明は、上記問題点に鑑みなされたものであり、回路構成の複雑化を抑止しつつ、計測誤差が小さいフライングキャパシタ式の組電池の電圧検出装置を提供することを、その目的としている。

[0010]

【課題を解決するための手段】請求項1記載の車両用組 電池の電圧検出回路は、直列接続された多数の単電池に よりそれぞれ構成されて互いに直列接続された複数の電 池ブロックをもつ組電池の電圧を検出する組電池の電圧 検出装置において、前記電池ブロックの単電池数に等し い数のコンデンサを直列接続してなる直列コンデンサ回 路と、各前記コンデンサを第1の前記電池ブロックの各 前記単電池個々により個別に充電可能に前記第1の電池 ブロックの前記各単電池のターミナルと前記各コンデン サの端子とを個別に接続するとともに、前記第1の電池 ブロックに対して低電位側に隣接する第2の前記電池ブ ロックの各前記単電池のターミナルを前記第1の電池ブ ロックのターミナルと電位的に逆の順序で前記各コンデ ンサの端子に個別に接続する入力アナログスイッチ群 と、前記各コンデンサの端子を別々に電圧検出回路の入 力端子に接続する出力アナログスイッチ群とを備えるこ とを特徴としている。

【0011】すなわち、本発明は、各ブロックの一個の単電池電圧をマルチプレクサを通じて一個のコンデンサで時間順次に計測する並列コンデンサ使用フライングキャパシタ式電池電圧検出方式を採用しているので、従来の単独コンデンサ使用フライングキャパシタ式電池電圧検出方式に比べて、速やかに単電池電圧計測を終了することができる。逆に、1ルーチンの全単電池電圧計測時間を一定とした場合には、単電池と入力アナログスイッチとの間に大抵抗の電流制限抵抗を接続できるために回路安全性を向上することができる。

【0012】更に本構成では、第1の電池ブロックに対して低電位側に隣接する第2の電池ブロックの各単電池のターミナルを、第1の電池ブロックのターミナルと電位的に逆の順序で各コンデンサの端子に個別に接続する回路構成(以下、ミラー構成という)を採用するので、両電池ブロックの各単電池のターミナルを電位順にマルチブレックスする場合に比べて、第1電池ブロックの最低電位端のターミナルに2つのアナログスイッチを接続する必要がなく、回路構成を簡素化することができる。

【0013】請求項2記載の構成によれば請求項1記載の組電池の電圧検出装置において更に、前記電圧検出回路が、前記出力アナログスイッチ群を通じて入力される入力電圧をA/D変換してA/D変換値を求め、A/D変換値が単電池電圧の負値に相当する場合に、前記A/D変換値を前記単電池電圧の正値に相当する値に変換する演算を行うことを特徴としている。

【0014】上記ミラー構成によれば、第1電池ブロックの単電池電圧を検出する場合と、第2電池ブロックの

単電池電圧を検出する場合とで、コンデンサの蓄電電圧 の極性が反転する。したがって、コンデンサの蓄電電圧 をそのままA/D変換すると、第1電池ブロックの単電 池電圧と第2電池ブロックの単電池電圧とで異なる値と なってしまう。

【0015】この問題を解決するには、出力アナログスイッチを組み合わせて電池プロックごとにコンデンサの 蓄電電圧を反転させて電圧検出回路に入力すればよいが、出力アナログスイッチの個数が増大してしまう。

【0016】そこで、本構成では、単電池電圧に相当するA/D変換値が、単電池電圧の負値又は所定値以上の負値のレンジに相当する場合には、この単電池電圧と絶対値が等しい正値に相当するA/D変換値に演算により変換する。この演算は簡単な加減算で実施できる。すなわち、あらかじめわかっている単電池電圧0Vに相当する値に対応するA/D変換値(デジタル数値)と、それより小さい今回検出したA/D変換値(デジタル数値)との差を演算し、単電池電圧0Vに相当する値に対応するA/D変換値(デジタル数値)にこの差に相当するデジタル数値を加算してA/D変換値とすればよい。

【0017】なお、A/Dコンバータはコンデンサの一端の電位が他端の電位より小さい場合でも大きい場合でも、この一端の電位を単電池電圧の変動範囲でA/D変換可能とされる。同様に、出力アナログスイッチとA/Dコンバータとの間に増幅器を設ける場合には、この増幅器も同じく、コンデンサの一端の電位が他端の電位より小さい場合でも大きい場合でも、この一端の電位を単電池電圧の変動範囲で増幅可能とされる。

【0018】これにより、A/D変換値のソフトウエア 又はハードウエア演算により、コンデンサから出力され る+の単電池電圧も一の単電池電圧も処理できるので、 回路構成が簡素化する。

【0019】好適な態様では、上記演算は単電池電圧の検出がすべて終了してから一括して処理することが好ましい。これにより、各単電池電圧の計測時点のずれを減らすことができる。この場合、この演算は、コンデンサによる単電池電圧計測プロセスと連続して処理する必要がないので、組電池の各単電池電圧のA/D変換に必要な計測時間が延長されることはない。

【0020】請求項3記載の組電池の電圧検出装置は、 隣接する一対の前記コンデンサの接続点は前記出力アナログスイッチ群のアナログスイッチを通じて基準電位を 印加され、前記電圧検出回路は、前記一対のコンデンサの前記接続点と異なる端子の電位を、前記基準電位を基準として計測することを特徴としている。

【0021】すなわち、本構成によれば、各一端が直列接続された一対のコンデンサの接続点に基準電位を与えることにより、この基準電位に対する両コンデンサの各他端の電位を計測する。このようにすれば、たとえば、低電位側のコンデンサの低位側端子に基準電位を与えて

両コンデンサの端子電圧を計測する場合に比較して、高電位側のコンデンサの高電位側の端子の基準電位からの電位差を小さくできるので、後段の増幅器やA/Dコンパータの入力電圧振幅を低減することができるので回路のリニアリティを確保しつつ、電源回路を含めて回路構成を簡素化することができる。

【0022】請求項4記載の構成によれば請求項3記載の組電池の電圧検出装置において更に、前記電圧検出回路は、前記一対のコンデンサの前記接続点と異なる端子の電位、並びに、前記基準電位をそれぞれA/D変換し、前記端子の電位のA/D変換値から前記基準電位のA/D変換値を減算して前記単電池の電圧を計測することを特徴としている。

【0023】本構成によれば、上記一対のコンデンサの接続点電位すなわち、基準電位もA/DコンバータによりA/D変換するので、この基準電位が変動し、それに応じて、一対のコンデンサの両端の電位が連動しても、両端の各電位のA/D変換値から基準電位のA/D変換を減算することにより、基準電位の変動をキャンセルすることができる。

【0024】本構成の好適な態様において、上記コンデンサの両端の電位のデジタル信号値の絶対値を求めることにより、コンデンサの蓄電電圧の蓄電方向の反転を解消する。このようにすれば、回路構成の複雑化や計測精度の低下を抑止しつつコンデンサの蓄電方向を自由に変更できる。

【0025】請求項5記載の組電池の電圧検出装置は、直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、コンデンサと、前記コンデンサに複数の前記単電池電圧を時間順次に印加する入力アナログスイッチ群と、前記各コンデンサの端子を電圧検出回路の入力端子に接続する出力アナログスイッチとを備え、前記電圧検出回路が、前記コンデンサ電圧の絶対値を検出することを特徴としている

【0026】本構成によれば、コンデンサに時間順次に 読み込まれる単電池電圧の蓄電方向が逆となる場合で も、問題なく正確な単電池電圧を複数検出することがで き、回路構成を簡素化することができる。

【0027】請求項6記載の組電池の電圧検出装置は、直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、前記電池ブロックの単電池電圧を蓄電する所定個数のコンデンサと、各前記単電池の電圧を前記コンデンサに入力する入力アナログスイッチ群と、前記コンデンサの蓄電電圧を電圧検出回路の入力端子に出力する出力アナログスイッチと、前記組電池の電流を検出する電流検出回路とを備え、前記電流検出回路が、前記入力アナログスイッ

チの実質的ターンオフ時点に前記電流のサンプリングを 行うことを特徴としている。ここでいう入力アナログス イッチの実質的ターンオフ時点とは、入力アナログスイ ッチの制御電極に印加したターンオン電圧がターンオフ 方向に所定値以上変化した時点から、入力アナログスイ ッチのオン抵抗が所定値以上に達した時点までの任意の 時点を意味するものとする。

【0028】本構成によれば、フライングキャバシタ式電池電圧検出装置において、単電池電圧がコンデンサにサンプルホールドされる時点にて組電池の電流を検出するので、これら単電池電圧及び電流に基づく組電池の状態(SOCなど)を演算する場合の誤差を低減することができる。

【0029】請求項7記載の組電池の電圧検出装置は、直列接続された多数の単電池によりそれぞれ構成されて互いに直列接続された複数の電池ブロックをもつ組電池の電圧を検出する組電池の電圧検出装置において、前記電池ブロックの単電池電圧を蓄電する所定個数のコンデンサと、各前記単電池の電圧を前記コンデンサに入力する入力アナログスイッチ群と、前記コンデンサの蓄電電圧を電圧検出回路の入力端子に出力する出力アナログスイッチと、前記組電池の電流を検出する電流検出回路とを備え、前記入力アナログスイッチ群は、互いに異なる複数の入力タイミングで前記各単電池の電圧を前記コンデンサに入力し、前記電流検出回路は、前記入力アナログスイッチと同期して時間順次に前記電流のサンプリングを行うことを特徴としている。

【0030】すなわち、本構成によれば、コンデンサは、複数の単電池の電圧を時間順次にサンプルホールドする。この場合には本質的に上記実質的ターンオフ時点が異なるので、各実質的ターンオフ時点ごとに組電池の電流をサンプリングする。

【0031】そして、同一時点でサンブルホールド及びサンプリングされた単電池電圧と電流とのペアによりこの単電池の状態(たとえばSOC)が演算される。これにより、単電池電圧計測を、マルチプレクサによる時間多重化処理で行う場合でも、電圧計測タイミングと電流計測タイミングとがずれることがなく、高精度の単電池電気状態の算出が可能となる。

【0032】請求項8記載の構成によれば請求項1乃至7のいずれか記載の組電池の電圧検出装置において更に、前記単電池は、電流制限抵抗を通じて前記入力アナログスイッチ群に接続されることを特徴としている。

【0033】これにより、入力アナログスイッチの不良が生じても組電池から電圧検出系に過大電流が流れることを抑止することができ、回路安全性を向上することができる。

【0034】請求項9記載の構成によれば請求項8記載の組電池の電圧検出装置において更に、前記入力アナログスイッチ群は、前記電池ブロックごとに並列に前記各

コンデンサに単電池電圧を読み込み、前記出力アナログ スイッチ群は、前記各コンデンサの電位を時間順次に前 記電圧検出回路に読み出すことを特徴としている。

【0035】本構成によれば、電流制限抵抗の存在によるコンデンサへの単電池電圧読み込み時間の増大を抑止しつつ回路構成を簡素化することができる。

[0036]

【発明の実施の形態】以下、本発明の好適な態様を以下の実施例により詳細に説明する。ただし、本発明は下記の実施例の構成に限定されるものではなく、置換可能な公知回路を用いて構成できることは当然である。

[0037]

【実施例】(回路構成)本発明の組電池の電圧検出装置を車両用組電池の電圧検出に適用した実施例を図1に示す回路図を参照して説明する。

【0038】1は組電池、2はマルチプレクサ、3はコシデンサ群、4は出力アナログスイッチ群、5は電圧検出回路、6は電源回路、7は電流検出回路、8は電流制限抵抗群である。電流制限抵抗群8は電流制限抵抗R1~R8からなる。組電池1は、直列接続された電池ブロック11、12をもち、電池ブロック11は直列接続された4つの単電池111~114からなり、電池ブロック12は直列接続された4つの単電池121~124からなる。入力アナログスイッチ2はアナログスイッチ21~29からなる。コンデンサ群3は直列接続されたコンデンサ31~34からなる。出力アナログスイッチ群4はアナログスイッチ41~45からなる。

【0039】電池ブロック11の単電池111~114 の各ターミナル(正極端又は負極端)は電流制限抵抗R 1~R5を個別に通じてアナログスイッチ21~25の 一端に個別に接続されている。

【0040】電池ブロック12の単電池121~124 の各ターミナル(正極端又は負極端)は電流制限抵抗R 5~R9を個別に通じてアナログスイッチ21~25の 一端に個別に接続されている。

【0041】単電池124の低電位側のターミナル(負極端)は電流制限抵抗R9、アナログスイッチ29を通じてコンデンサ31のターミナル311に接続されている。単電池123の低電位側のターミナル(負極端)は電流制限抵抗R8、アナログスイッチ28を通じてコンデンサ32のターミナル312に接続されている。単電池122の低電位側のターミナル(負極端)は電流制限抵抗R7、アナログスイッチ27を通じてコンデンサ33のターミナル313に接続されている。単電池121の低電位側のターミナル(負極端)は電流制限抵抗R6、アナログスイッチ26を通じてコンデンサ34のターミナル314に接続されている。

【0042】アナログスイッチ21~25の他端は、コンデンサ31~34の各端子311~315に個別に接続されている。

【0043】上記したように、アナログスイッチ29の他端はコンデンサ31の高電位側の端子に接続され、アナログスイッチ28の他端はコンデンサ32の高電位側の端子に接続され、アナログスイッチ27の他端はコンデンサ33の高電位側の端子に接続され、アナログスイッチ26の他端はコンデンサ34の高電位側の端子に接続されている。上記接続は、コンデンサ34の低電位側に接続されるアナログスイッチ25を中心として高電位側のアナログスイッチ21~24と低電位側のアナログスイッチ26~29とが鏡像関係に接続されるので、本明細書では「ミラー接続」と称する。

【0044】コンデンサ31~34の端子311、313、315は、マルチプレクサを構成するアナログスイッチ41、43、45を個別に介して電圧検出回路5の入力端51に接続されている。コンデンサ31~34の端子312、314は、マルチプレクサを構成するアナログスイッチ42、44を個別に介して電圧検出回路5の入力端52に接続されている。

【0045】電圧検出回路5は、入力端51、52に入力されるコンデンサのターミナル電位を所定の参照電圧を基準として増幅する一対の電圧増幅器と、これら電圧増幅器の出力信号電圧を個別にA/D変換する一対のA/Dコンパータとを有しているが、電圧検出回路5の回路構成及び動作は本発明の要旨ではなくかつ周知であるため説明を省略する。

【0046】その他、入力端51、52に入力されるコンデンサの端子電圧を、電圧検出回路5の一個の電圧増幅器で差動増幅し、その出力信号電圧をA/D変換してもよい。

【0047】電源回路6は、電圧検出回路5の入力端52に基準電圧Vrefを印加し、また、電圧検出回路5に正負の電源電圧VH、VLを印加している。電源電圧VHは基準電位Vrefより所定値(たとえば5V)大きい値に設定され、電源電圧VLは基準電位Vrefより所定値(たとえば5V)小さい値に設定されている。

【0048】電流検出回路7は、組電池1の電流を検出する電流センサ71と、電流センサが検出したアナログ電流値をA/D変換するA/Dコンパータ72とを有し、A/Dコンパータ72は、マイクロコンピュータ9にデジタル電流信号を出力する。同じく、電圧検出回路5も検出したデジタル電圧信号をマイクロコンピュータ9に出力する。

【0049】マイクロコンピュータ9は、入力された信号に基づいて、組電池1のSOCを演算する。また、マイクロコンピュータ9は、各アナログスイッチや各A/ Dコンパータのサンプリングタイミングを制御する。

【0050】(動作)次に、この回路の動作を以下に説明する。最初、すべてのアナログスイッチはオフしている

【0051】 (電池ブロック11の単電池電圧計測)ま

ず、アナログスイッチ21~25をオンして、コンデンサ31~34に単電池111~114の端子電圧を印加する。所定時間後、アナログスイッチ21~25をオフする。

【0052】次に、アナログスイッチ41、42をオンして、コンデンサ31の両端電位を電圧検出回路5の入力端51、52に送り、電圧検出回路5の一対のA/DコンバータがそれらをA/D変換してデジタル電圧信号とし、内蔵のデジタルメモリに一時ホールドする。もちろんただちにマイクロコンピュータ9に送信してもよい。

【0053】次に、アナログスイッチ41をオフし、アナログスイッチ43をオンして、コンデンサ42の両端電位を電圧検出回路5の入力端51,52に送り、電圧検出回路5の一対のA/DコンバータがそれらをA/D変換してデジタル電圧信号とし、内蔵のデジタルメモリに一時ホールドする。

【0054】次に、アナログスイッチ42をオフし、アナログスイッチ44をオンして、コンデンサ43の両端電位を電圧検出回路5の入力端51、52に送り、電圧検出回路5の一対のA/DコンバータがそれらをA/D変換してデジタル電圧信号とし、内蔵のデジタルメモリに一時ホールドする。

【0055】次に、アナログスイッチ43をオフし、アナログスイッチ45をオンして、コンデンサ44の両端電位を電圧検出回路5の入力端51、52に送り、電圧検出回路5の一対のA/DコンパータがそれらをA/D変換してデジタル電圧信号とし、内蔵のデジタルメモリに一時ホールドし、アナログスイッチ44、45をオフする。

【0056】次に、アナログスイッチ25~29をオンして、単電池121~124の電圧をコンデンサ31~34に個別に印加する。所定時間後、アナログスイッチ25~29をオフする。

【0057】次に、電池ブロック11の単電池電圧検出時と同様に、アナログスイッチ41~45を時間順次に一対ずつオンしてコンデンサ31~34の蓄電電圧を電圧検出回路5によりA/D変換し、一時ホールドする。もちろんただちにマイクロコンピュータ9に送信してもよい。

【0058】次に、電圧検出回路5に一時ホールドされた合計8対のデジタル電圧信号をマイクロコンピュータ9に送信し、マイクロコンピュータ9はそれらを演算して各単電池電圧を求める。

【0059】更に詳しく説明すれば、アナログスイッチ41、42のオンにより求めた一対のデジタル信号の差の絶対値により単電池111の電圧を算出する。以下、同様に、同時にA/D変換されたデジタル信号のペアの差の絶対値により各単電池電圧を算出する。もちろん、電圧検出回路5にて上記デジタル減算を行い、その結果

を一時ホールドすれば、電圧検出回路5の一時ホールド メモリを減らすことができる。

【0060】また、電圧検出回路5が入力端51,52に同時入力される一対の電位の差を差動増幅器により差動増幅する場合には、差動増幅した値をアナログ絶対値回路で絶対値に変換してからA/D変換することが好ましい。この絶対値回路は、次のようなデジタル回路で実行してもよい。すなわち、差動増幅した値をA/D変換したデジタル信号値と、単電池電圧が0Vに相当するデジタル値との差を求め、この差の絶対値を算出すればよい。なお、単電池電圧が0Vに相当するデジタル値は、たとえば、アナログスイッチ41~44をオフした状態で、更に好ましくは入力端51,42を短絡スイッチで短絡した状態で、電圧検出回路5の差動増幅器で差動増幅を行い、その出力電圧をA/D変換すればよい。

【0061】上記実施例では、電池ブロック11(もしくは12)の単電池電圧をコンデンサ31~34に読むこむ動作は並列処理し、コンデンサ31~34から読み出す動作は時間順次に行っている。これは、上記読み込み時には、高圧できわめて出カインピーダンスが小さい組電池1とアナログスイッチ群2との間に、高抵抗の電流制限抵抗群8を設けているため、読み込みにおおける時定数が大きく長時間を要するのに比較して、上記読みだしでは、電圧検出回路5の入カインピーダンスが大きく、A/D変換も現在ではきわめて高速で実施できるので、一個のコンデンサの蓄電電圧のA/D変換に要する時間がきわめて短くて済むためである。これにより、回路構成の複雑化を抑止しつつ高速の単電池電圧計測が可能となる。

【0062】次に、電流計測について以下に説明する。

【0063】この実施例では、マイクロコンピュータ9の指令により、A/Dコンパータ72は、マイクロコンピュータ9がアナログスイッチ21~25にオフを指令してから所定時間(アナログスイッチ21~25の遮断遅延時間とA/Dコンパータ72の遮断遅延時間の差に一致)後、A/Dコンパータ72に電流信号のサンブルホールドを指令する。これは、A/Dコンバータのサンブルホールド用のサンブリングスイッチの遮断遅延時間に比較して、通常、フォトMOSトランジスタにより構成されるアナログスイッチ21~24の遮断遅延時間が格段に大きいためである。これにより電圧サンブリングと電流サンブリングの同時性を確保することができ、両データを用いて高精度に電池ブロック11の電気状態を算出することができる。

【0064】同様に、この実施例では、マイクロコンピュータ9の指令により、A/Dコンパータ72は、マイクロコンピュータ9がアナログスイッチ25~29にオフを指令してから所定時間(アナログスイッチ21~25の遮断遅延時間とA/Dコンパータ72に電流信号の間の差に一致)後、A/Dコンパータ72に電流信号の

サンプルホールドを指令する。これは、A/Dコンバータのサンプルホールド用のサンプリングスイッチの遮断遅延時間に比較して、通常、フォトMOSトランジスタにより構成されるアナログスイッチ25~29の遮断遅延時間が格段に大きいためである。これにより電圧サンプリングと電流サンプリングの同時性を確保することができ、両データを用いて高精度に電池プロック11の電気状態を算出することができる。

【0065】更に、この実施例では、マイクロコンピュータ9は、電池ブロック11の単電池111~114の電気状態検出(典型的にはSOC算出)には、上記同時サンプリングした電圧・電流データを用い、電池ブロック12の単電池121~124の電気状態検出(典型的にはSOC算出)には、上記同時サンプリングした電圧・電流データを用いる。すなわち、この実施例では、時間順次に単電池電圧の計測を行う異なる電池ブロックは異なるタイミングでサンプリングされた電流値を用いてSOC演算を行う。これにより、時間順次に電圧サンプリングするにもかかわらず、電圧と電流との計測時間誤差を解消することができるので、各単電池のSOCを高精度に計測することができる。

【0066】上記説明したこの実施例の組電池の電圧検 出装置によれば、上記説明した種々の作用効果を奏する ことができる。

【0067】(変形態様1)上記実施例の組電池の電圧 検出装置の一変形態様を図2を参照して以下に説明す る。

【0068】図2では、電圧検出回路5は1個の入力端51をもち、この入力端51は、増幅器を通じてあるいは直接A/Dコンバータにコンデンサ31~34の端子311、313、315の電位を入力し、電圧検出回路5の増幅器又はA/Dコンバータは所定の参照電圧を基準として、コンデンサ31~34の各端子311、313、315の電位を時間順次に増幅あるいはA/D変換する。

【0069】この変形態様の特徴は、電圧検出回路5の入力端51にアナログスイッチ46を通じて基準電位を上記コンデンサ31~34の各端子311、313、315の電位とともに時間順次に入力する点にある。それ以外の回路及びその動作は実施例と同じである。

【0070】このようにすれば、各端子311、31 3、315のデジタル電位と基準電位のデジタル電位と の差の絶対値を求めることにより、上記した実施例より 一層簡素な回路構成で、実施例と同様の作用効果を奏す ることができる。

【0071】(変形態様2)上記実施例の組電池の電圧 検出装置の他の変形態様を図3を参照して以下に説明する。

【0072】図3では、実施例と同様に電圧検出回路5は2個の入力端51、52をもつ。ただし、図3では、


入力端51,52の電位、すなわち、各コンデンサの端子電圧は、時間順次に、1個の差動増幅器53で差動増幅されてA/Dコンバータ54でA/D変換される。

【0073】そして、A/Dコンパータ54から出力されるデジタル信号は一時記憶されてすべての単電池電圧のA/D変換終了後に、マイクロコンピュータ9に送信される。なお、このデジタル信号のマイクロコンピュータ9への送信はコンデンサ31~34に単電池電圧を読み込む期間に並列に行うこともできる。

【0074】この態様の特徴は、入力端51、52を短絡する短絡スイッチ47を設けた点にある。所定のタイミングで、この短絡スイッチ47をオンして、単電池電圧が0Vに相当するデジタル信号をA/Dコンバータ54から出力する。これにより、この0V相当デジタル信号と、他のデジタル信号との差の絶対値により各単電池電圧を計測することができる。

【0075】なお、上記実施例では、各単電池は電池セルー個としたが直列に接続された複数の電池セルからなる電池モジュールを単電池と見なしてもよいことはもちろんである。

【図1】



【0076】なお、出力アナログスイッチ群は、フォト MOSトランジスタではなく、通常のMOSを使用する ことができることはもちろんである。

【図面の簡単な説明】

【図1】実施例の組電池の電圧検出回路を示す回路図である。


【図2】図1の変形態様の組電池の電圧検出回路を示す 回路図である。

【図3】図1の変形態様の組電池の電圧検出回路を示す回路図である。


【符号の説明】

- 1 組電池
- 2 入力アナログスイッチ群
- 3 コンデンサ群
- 4 出力アナログスイッチ群
- 5 電圧検出回路
- 6 電源回路
- 7 電流検出回路
- 8 電流制限抵抗群
- 9. マイクロコンピュータ

[図2]



【図3】



フロントページの続き

Fターム(参考) 2G016 CA03 CB12 CC01 CC04 CC05

CC07 CC12 CC16 CC24 CC27

CC28 CD10

2G035 AA01 AA15 AB03 AC16 AD03

AD13 AD20 AD26 AD28 AD45

AD47 AD48 AD56 AD65

5H030 AA09 AA10 AS06 AS08 FF44